• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    光半導體元件10包含：第1半導體層12，其包含第1導電型之半導體；第2半導體層13，其包含第2導電型之半導體，且形成於第1半導體層12之上表面的一部份；第1電極14a，其形成於第1半導體層12之上表面的另一部份；第2電極14b，其形成於第2半導體層13之上表面，且具有位於較第1電極14a之上表面更高之位置的上表面；第1連接電極52，其形成於第1電極14a之上表面；第2連接電極51，其形成於第2電極之上表面；及保護膜15，其係覆蓋於第1半導體層12之表面及第2半導體層13之表面的絕緣性保護膜15，且具有使第1半導體層12之表面之一部份露出的開口部21。
    公开号:TW201301563A
    申请号:TW101110651
    申请日:2012-03-27
    公开日:2013-01-01
    发明作者:Keiichi Sawai；Fujio Agoh；Yuji Watanabe；Katsuji Kawakami
    申请人:Sharp Kk；
    IPC主号:H01L2224-00
    专利说明:
    光半導體元件及光半導體元件之製造方法
    本發明係關於一種適用於倒裝片安裝之具有連接電極之光半導體元件、及該光半導體元件之製造方法。
    發光二極體(LED)係以實現白色化及發光效率之急劇上升等之技術性發展為背景，而被普遍廣泛使用。例如，可舉出普通家庭用之照明及汽車用之頭燈等。
    從發光效率、製造效率及製造成本等的觀點來看，成為現在主流之LED之結構為以下結構。於絕緣性透明基板(藍寶石基板等)上積層n型及p型之氮化鎵系化合物半導體。其後，藉由蝕刻p型層之一部份，將n型層及p型層之表面以具有階差之狀態形成。於n型層及p型層之表面形成電極，進行倒裝片安裝。自LED放射之光透過絕緣性透明基板而照射。
    對於LED來說，p極及n極之導通狀態均勻對於降低消耗電力及提高耐久性很重要。因此，安裝有倒裝片之LED中，連接電極之形成技術係重要技術。專利文件1中，揭示有一種利用真空鍍膜法與脫膜，於具有階差之LED晶片上形成電極之技術。專利文件2中，揭示有一種利用無電解電鍍，於具有階差之光半導體元件上形成電極之技術。 [先前技術文獻] [專利文獻]
    [專利文獻1]日本公開專利公報「日本特開平9-232632號公報(1997年9月5日公開)」
    [專利文獻2]日本公開專利公報「日本特開2004-103975號公報(2004年4月2日公開)」
    [專利文獻3]日本公開專利公報「日本特開平10-64953號公報(1998年3月6日公開)」
    然而，專利文獻1及2因形成有相同膜厚之電極，故無法消除LED及光半導體元件具有之階差。因此，實施形成膜厚較厚之電極而在安裝倒裝片時壓壞電極，或使用較上述階差更大之焊球而吸收階差等的方法。該等方法中，雖可吸收上述階差而安裝倒裝片，但不能使導通狀態均勻。
    另一方面，專利文獻3中揭示有一種利用進行電鍍時，於形成的電鍍層之厚度與開口徑之間有相互關係之技術。在表面高度不同之半導體基板上，藉由使支柱形成部之開口徑變化，而形成高度不同之支柱。據此，抵消半導體基板表面上之階差而安裝倒裝片。但，該技術雖可吸收半導體基板表面上之階差，卻因吸收半導體基板表面上之階差而約束了導電性支柱(連接電極)。
    本發明係鑒於上述問題而完成者，其目的在於提供一種具有適於倒裝片安裝之相互間無階差之第1連接電極及第2連接電極之光半導體元件。又，本發明之另一目的在於提供一種可不使各連接電極之尺寸受到約束地形成適於倒裝片安裝之相互間無階差之第1連接電極及第2連接電極之光半導體元件之製造方法。
    為解決上述問題，本發明之一態樣之光半導體元件之特徵為包含：第1半導體層，其包含第1導電型之半導體；第2半導體層，其包含第2導電型之半導體，且形成於上述第1半導體層之上表面的一部份；第1電極，其形成於上述第1半導體層之上表面的另一部份；第2電極，其形成於上述第2半導體層之上表面，且具有位於較上述第1電極之上表面更高之位置的上表面；第1連接電極，其形成於上述第1電極之上表面；第2連接電極，其形成於上述第2電極之上表面；及保護膜，其係覆蓋於上述第1半導體層之表面及上述第2半導體層之表面的絕緣性保護膜，且具有使上述第1半導體層之表面之一部份露出的開口部。
    為解決上述問題，本發明之一態樣之光半導體元件之製造方法之特徵為包含：於光半導體基板之上表面的整面上，形成導電性之電流薄膜之步驟，該光半導體基板包含：基板；形成於該基板之上表面且包含第1導電型之半導體之第1半導體層；包含第2導電型之半導體，且形成於上述第1半導體層之上表面的一部份之第2半導體層；形成於上述第1半導體層之上表面的另一部份之第1電極；形成於上述第2半導體層之上表面，且具有位於較上述第1電極之上表面更高之位置的上表面之第2電極；及覆蓋於上述第1半導體層之表面及上述第2半導體層之表面的絕緣性保護膜，且具有使上述第1半導體層之表面之一部份露出的開口部之保護膜；及形成上述電流薄膜後，藉由電鍍上述光半導體基板而於上述第1電極之上表面形成第1連接電極，且於上述第2電極之上表面形成第2連接電極之步驟。
    根據上述構成，本發明之一態樣之光半導體元件中，保護膜覆蓋第1半導體層之表面及第2半導體層之表面。又，保護膜具有使第1半導體層之表面之一部份露出的開口部。
    製造該構成之光半導體元件時，藉由使用電鍍而形成第1連接電極及第2連接電極。具體而言，於光半導體基板之上表面之整面上形成電流薄膜，隨後形成在第1及第2電極上開口的光阻圖案，然後於光半導體元件施加電鍍電流。
    該處，第1電極與電流薄膜係直接導通。又，第1電極與導通之第1半導體層通過保護膜之開口部，而與電流薄膜導通。據此，自第1電極向電流薄膜及第1半導體層雙方流通有電鍍電流。
    另一方面，第2電極雖與電流薄膜直接導通，但與第2電極導通之第2半導體層未在電流薄膜上導通。據此，自第2電極僅於電流薄膜上流通有電鍍電流。
    如上所述，在電鍍光半導體基板時，流通之電鍍電流為第1電極側>第2電極側。其結果，藉由控制光半導體元件中流通之電鍍電流之參數，可形成吸收第1電極及第2電極之階差的相互間無階差之第1連接電極及第2連接電極。此時，只要控制電鍍電流之參數即可，故第1連接電極及第2連接電極之尺寸無任何約束。
    因此，根據本發明之一態樣之光半導體元件之製造方法，可不使各連接電極之尺寸受到約束地形成適於倒裝片安裝之相互間無階差之第1連接電極及第2連接電極。又，根據本發明之一態樣之光半導體元件，可實現具有適於倒裝片安裝之相互間無階差之第1連接電極及第2連接電極之光半導體元件。
    本發明之其他目的、特徵、及優點，可通過以下所示之記載充分理解。又，本發明之優勢，可通過參照附加圖式之說明而明瞭。
    本發明係提供一種光半導體元件之製造方法，可不使各連接電極之尺寸受到約束地形成適於倒裝片安裝之相互間無階差之第1連接電極及第2連接電極。又，根據本發明之一態樣之光半導體元件，可實現具有適於倒裝片安裝之相互間無階差之第1連接電極及第2連接電極之光半導體元件。
    以下，茲參照圖1~圖8詳細說明本發明之一實施形態。 [實施形態1] (光半導體元件10之構成)
    一面參照圖1一面說明本發明之一實施形態之光半導體元件10。
    圖1係顯示本發明之一實施形態之光半導體元件10之構成之簡略圖。光半導體元件10於絕緣性透明基板11之上表面形成有第1導電型半導體層12。且，第1導電型半導體層12之上表面之一部份上形成有第2導電型半導體層13。本實施形態中，作為絕緣性透明基板11係使用藍寶石基板11。本實施形態中，第1導電型半導體層12及第2導電型半導體層13係以包含n型及p型之氮化鎵系化合物半導體而說明。因此，第1導電型半導體層12為n型層12，第2導電型半導體層13為p型層13。本實施形態中，將於藍寶石基板11上形成包含氮化鎵系化合物半導體之n型層及p型層之光半導體基板稱為p-n接面晶圓。
    n型層12及p型層13之上表面之一部份上，設置有於n型層12之上表面之一部份具有開口部21之絕緣性之保護膜15。又，n型層12中與開口部21對應之區域形成有凹槽22(參照圖1)。
    n型層12之上表面之一部份及p型層13之上表面之一部份上，設置有n極電極(第1電極)14a及p極電極(第2電極)14b。n極電極14a及p極電極14b包含相同之金屬，具有相同之厚度。由於n型層12之上表面形成有p型層13，故n型層12及p型層13之上表面具有階差。因此，n極電極14a及p極電極14b之上表面亦有階差。
    製作光半導體元件10之過程中，於包含n極電極14a及p極電極14b之上表面之上述p-n接面晶圓之整面上，設置有包含二層之電流薄膜33(參照圖2之(b)~(f))。電流薄膜33具有導電性，利用電鍍形成凸塊時，作為用以通過電鍍電流之導電層工作。電流薄膜33包含下層電流薄膜31及上層電流薄膜32。
    電鍍電流經由電流薄膜33而流經n極電極14a及p極電極14b，n極電極14a及p極電極14b之上，利用電鍍而形成n極凸塊52(第1連接電極)及p極凸塊51(第2連接電極)。n極凸塊52及p極凸塊51分別以不同之厚度形成。n極凸塊52之厚度比p極凸塊51之厚度更厚地形成，消除n型層12及p型層13之上表面具有之階差。因此，n極凸塊52及p極凸塊51之上表面以相同高度形成。
    由於n極凸塊52及p極凸塊51之上表面係以相同之高度形成，故本發明之一實施形態之光半導體元件10可適宜地安裝倒裝片。其後會詳細敍述，但n極凸塊52及p極凸塊51之厚度可不依存於n極電極14a及p極電極14b之面積而得以控制。因此，光半導體元件10，可不約束n極電極14a及p極電極14b之上形成之n極凸塊52及p極凸塊51之尺寸地吸收半導體基板表面上之階差。
    另，本實施形態中，雖作為第1導電型半導體層係使用n型層，作為第2導電型半導體層係使用p型層，但亦可為相反之構成。即，作為第1導電型半導體層使用p型層，作為第2導電型半導體層使用n型層亦可。 (光半導體元件10之製作方法) (1)電流薄膜之形成
    茲一面參照圖2一面說明光半導體元件10之製作方法。光半導體元件10之製作中，使用藍寶石基板11上形成包含氮化鎵系化合物半導體之n型層及p型層之上述p-n接面晶圓。選擇性蝕刻上述p-n接面晶圓之p型層13而使n型層12露出。該步驟中，使用與先前相同之周知之技術即可。另，上述p-n接面晶圓上形成有複數個光半導體元件10，而圖2中圖示有該等複數個光半導體元件10中的1個。
    於露出之n型層12之上表面與未被蝕刻而剩餘的p型層13之上表面形成包含鎳及金之積層結構之n極電極14a及p極電極14b。作為n極電極14a及p極電極14b，藉由使用包含鎳及金之積層結構，可在n型層12與n極電極14a之接觸界面、及p型層13與p極電極14b之接觸界面中得到良好的歐姆特性。包含Ni(鎳)及Au(金)之積層結構之形成中，使用濺鍍法、真空鍍膜法等之技術即可。電極形成等步驟之圖案化中，例如使用光微影法即可。
    形成n極電極14a及p極電極14b後，於n型層12及p型層13之上表面形成作為絕緣性之保護膜15之SiO2(二氧化矽)。形成保護膜15後，自n極電極14a及p極電極14b之一部份及開口部21中除去保護膜15。進而僅選擇性蝕刻n型層12，而於開口部21對應之區域形成凹槽22。該狀態顯示於圖2(a)。
    開口部21及凹槽22之形狀，更好的是，自上面觀察光半導體元件10時，係以開口部21及凹槽22包圍光半導體元件10之周圍，分離各個光半導體元件10之形狀形成。
    形成具有開口部21之保護膜15及凹槽22後，形成用以流通電鍍電流之電流薄膜33。如圖2之(b)所示，電流薄膜33包含下層電流薄膜31及上層電流薄膜32。作為構成下層電流薄膜31之材料，例如TiW較適宜。藉由將TiW設為下層電流薄膜31，可抑制n型層12與上層電流薄膜32之間之原子的擴散。同樣的，亦可抑制n極電極14a及p極電極14b與上層電流薄膜32之間之原子的擴散。TiW可利用例如濺鍍法而堆積。
    構成上層電流薄膜32之材料使用與形成凸塊之電鍍金屬相同之金屬。藉由對上層電流薄膜32使用與形成凸塊之電鍍金屬相同之金屬，可提高介隔電流薄膜之n極電極14a及p極電極14b與凸塊之密著性，亦可提高光半導體元件10之耐久性。本實施形態中，因使用Au作為構成凸塊之材料，故亦使用Au作為構成上層電流薄膜32之材料。上層電流薄膜32可利用例如濺鍍法堆積。
    形成電流薄膜33時，在形成有保護膜15、n極電極14a及p極電極14b之區域中，電流薄膜33與n型層12不直接接觸(參照圖2之(b))。另一方面，藉由設置有開口部21，電流薄膜33亦形成於開口部21及凹槽22之內側。藉由將電流薄膜33形成至開口部21及凹槽22之內側，使電流薄膜33與n型層12直接接觸，成為電性導通之狀態。詳如後述，藉由在開口部21使電流薄膜33與n型層12導通，可利用電鍍而於n極電極14a及p極電極14b之上形成厚度不同之凸塊。
    在形成電流薄膜33之元件上，利用例如旋塗法而塗佈光阻41(參照圖2之(c))。其後，使用光微影法，於與n極電極14a及p極電極14b對應之位置上，形成作為光阻41之開口部之凸塊形成圖案42(參照圖2之(d))。 (2)利用電鍍之凸塊形成
    形成凸塊形成圖案42後，利用電鍍形成n極凸塊52及p極凸塊51。光半導體元件10之製作中，使用p-n接面晶圓。於上述p-n接面晶圓之上表面形成之電流薄膜33不僅形成於光半導體元件10之製作區域，亦形成至上述p-n接面晶圓之外周部。藉由將外部電源之陰極30連接於上述p-n接面晶圓之外周部之電流薄膜33，而將電流薄膜33作為電鍍之一個電極。
    於包含與電鍍之金屬相同之材料或適宜之材料之陽極板81上連接外部電源之陽極80，藉此作為電鍍之另一個電極。本實施形態中，使用Pt(白金)之板作為陽極板81。
    將連接有陰極30之上述p-n接面晶圓及連接有陽極80之陽極板81浸漬於電鍍液中，自外部電源流通電鍍電流。本實施形態中，為形成包含金之凸塊，而使用金電鍍液。電鍍液之溫度及電鍍液所含之金屬離子濃度等物理條件係以不在電鍍過程中變動之方式予以管理。
    利用電鍍而形成之膜之電鍍率依存於電鍍之區域中流通之電鍍電流之電流值(更精確為電流密度)。此處，對於n極電極14a及p極電極14b中流通之電流值之大小關係加以說明。
    自陰極30至開口部21之電流路徑對n極電極14a與p極電極14b為共用。因此，n極電極14a及p極電極14b中流通之電流值依存於自開口部21至n極電極14a之電流路徑及自開口部21至p極電極14b之電流路徑。
    於開口部21與n極電極14a之間形成之電流路徑中，經由開口部21及凹槽22，使電流薄膜33及n型層12導通。且，亦導通n型層12之上表面與n極電極14a。因此，陰極30與n極電極14a之間之電流電路包含電流薄膜33與n型層12之並聯電路(參照圖3)。
    另一方面，p極電極14b與n型層12之間，存在有p型層13(參照圖1)。n型層12與p型層13之接觸界面上形成有p-n接面層。當電鍍之時，n極電極14a及p極電極14b之間產生之電位差，與上述p-n接面層之勢壘高度相比極小。因此，介隔p型層13，n型層12與p極電極14b未導通。因此，開口部21與p極電極14b之間形成之電流路徑為僅根據電流薄膜33之串聯電路(參照圖3)。
    比較僅根據電流薄膜33之串聯電路之電阻值與包含電流薄膜33及n型層12之並聯電路之電阻值之大小關係之情形，包含電流薄膜33及n型層12之並聯電路之電阻值較小。因此，自開口部21至n極電極14a之電阻值，小於自開口部21至p極電極14b之電阻值。因此，陰極30與n極電極14a之間之電阻值，小於陰極30與p極電極14b之間之電阻值。
    因電阻值與電流值成反比之關係，故n極電極14a與電鍍液之間，較p極電極14b與電鍍液之間流通有較大之電鍍電流。其結果，n極電極14a上，形成有較p極凸塊51厚度更厚之n極凸塊52(參照圖2之(e))。
    p極凸塊51及n極凸塊52之厚度，係為消除因n型層12之上表面形成有p型層13所引起之階差而形成。其結果，p極凸塊51及n極凸塊52之上表面形成為相同之高度。關於p極凸塊51及n極凸塊52之厚度之控制方法請容後述。
    本實施形態中，使用Au作為n極凸塊52及p極凸塊51之材料。然而，作為Au以外之材料，亦可將Ag(銀)、Pt(白金)、Cu(銅)、Pd(鈀)、Ni(鎳)、焊錫、及包含該等之合金作為n極凸塊52及p極凸塊51之材料任意使用。更好的是，構成n極凸塊52及p極凸塊51之材料與構成上層電流薄膜32之材料相同。因此，Ag、Pt、Cu、Pd、Ni、焊錫、及包含該等之合金亦可作為上層電流薄膜32之材料使用。
    藉由使用Au、Ag、Pt、Cu、Pd、Ni、焊錫、及包含該等之合金作為n極凸塊52及p極凸塊51之材料，將光半導體元件10進行倒裝片安裝時，可得到良好之歐姆特性。
    形成n極凸塊52及p極凸塊51之後，使用有機溶劑除去光阻41(參照圖2之(f))。其結果，於p極電極14b上介隔電流薄膜33而形成p極凸塊51，於n極電極14a上介隔電流薄膜33而形成n極凸塊52。
    其後，藉由自處於圖2之(f)之狀態之元件中除去電流薄膜33，完成圖2(g)所示之光半導體元件10。為除去電流薄膜33，可將處於圖2之(f)之狀態之元件浸漬於可蝕刻構成下層電流薄膜31及上層電流薄膜32之金屬之蝕刻液中。
    最後，藉由分割上述p-n接面晶圓，自上述p-n接面晶圓擷取各個光半導體元件10。藉由使光半導體元件10具有凹槽22，可在將上述p-n接面晶圓以特定大小分割時，不於n型層12上產生缺陷地進行分割。
    利用上述之製作方法，可提供p極凸塊51及n極凸塊52之上表面形成為相同之高度之適於倒裝片安裝之光半導體元件10。p極凸塊51及n極凸塊52之厚度係根據p極電極14b及n極電極14a中流通之電鍍電流之電流值而控制。因而，本發明之一實施形態之光半導體元件之製造方法中，p極凸塊51及n極凸塊52之尺寸不受約束。 (凸塊之厚度控制方法)
    茲一面參照圖1~7一面說明控制p極凸塊51及n極凸塊52之厚度之方法 (1)電鍍電流電路
    光半導體元件10之製作中，使用p-n接面晶圓。將連接有陰極30之上述p-n接面晶圓及連接有陽極80之陽極板81浸漬於電鍍液中，藉由自外部電源流通電鍍電流而實施電鍍。此時之電鍍電流電路之等價電路顯示於圖3。
    設置於上述p-n接面晶圓上之電流薄膜33與陰極30實際上係連接在相同部位。然而，電流薄膜33係設置於上述p-n接面晶圓之全區域，故著眼於1組n極電極14a及p極電極14b之情形，n極電極14a及p極電極14b與陰極30之電流路徑係無數地存在。本實施形態中，為簡單說明，以對應圖2所示之剖面圖之形式而圖示圖3。圖2之(d)之狀態之元件中，電鍍電流係自n極電極14a及p極電極14b向電流薄膜33之左右兩端流通。為顯示此點，圖3中將2個陰極30描繪於開口部21之外側。
    陽極80與陽極板81實際上亦係連接在相同部位。然而，為成為與陰極30相對應之形式，以使陽極80亦存在於陽極板81之兩端之方式圖示(參照圖3)。
    陰極30在上述p-n接面晶圓之外周部連接於電流薄膜33上。上述p-n接面晶圓上為可製作複數個光半導體元件10而配置有圖案。因此，於上述p-n接面晶圓上，設置有複數個開口部21及凹槽22，且在各個開口部21及凹槽22中電流薄膜33與n型層12導通。因此，自陰極30至開口部21之電流路徑包含電流薄膜33及n型層12。然而，為簡化說明，省略自陰極30至開口部21之電流路徑，而以無電阻成份者顯示於圖3。另，為簡化說明，凹槽22亦未於圖3中圖示。
    n極電極14a及p極電極14b與陽極板81係經由電鍍液而導通。圖3中，電鍍液之電阻值為Rbath。
    圖3中顯示之2個開口部21係與圖2之(d)之2個開口部21相對應。圖2之(d)中，於2個開口部21及凹槽22之間設置有電流薄膜33，電流薄膜33之中途存在有n極電極14a及p極電極14b。即，2個開口部21及凹槽22與n極電極14a、p極電極14b，分別係介隔電流薄膜33而導通。圖3中之14a及14b係表示n極電極14a及p極電極14b，Rcf表示電流薄膜33之電阻值。
    電鍍電流流通電流薄膜33之同時，亦經由開口部21及凹槽22流通於n型層12。開口部21中於電流薄膜33及n型層12接觸之界面上，存在有連接電阻Rop。開口部21及凹槽22之表面積越大，則電流薄膜33及n型層12之接觸面積越增大，故Rop越小。圖3中，R1為n型層12之電阻值。藉由使電鍍電流流通於電流薄膜33及n型層12，而於n極電極14a與開口部21之間形成並聯電路(參照圖3)。另一方面，p極電極14b與開口部21僅介隔電流薄膜33而導通。
    n極電極14a與開口部21之間形成有包含Rcf、R1及Rop之並聯電路，p極電極14b與開口部21之間形成有僅包含Rcf之串聯電路。因此，n極電極14a與開口部21之間之電阻值小於p極電極14b與開口部21之間之電阻值。
    n極電極14a中流通有較p極電極14b大之電鍍電流，其結果，n極電極14a之電鍍率較p極電極14b之電鍍率高。其結果，n極凸塊52之厚度亦較p極凸塊51之厚度厚。本實施形態中，將n極電極14a之電鍍率與p極電極14b之電鍍率之比稱為電鍍率比。 (2)電鍍率比之控制
    藉由對n極電極14a與開口部21間之電阻值、與p極電極14b與開口部21間之電阻值賦與差，而對n極電極14a及p極電極14b中流通之電鍍電流賦與差。如此，藉由控制n極電極14a與開口部21間之電阻值、與p極電極14b與開口部21間之電阻值，而可控制n極電極14a及p極電極14b之電鍍率。n極電極14a與開口部21間之電阻值及p極電極14b與開口部21間之電阻值之電阻值差，更好為n極電極14a與開口部21間之電阻值之10%左右。其結果，可有效地控制n極電極14a之電鍍率與p極電極14b之電鍍率之比率。
    光半導體元件10之製作中所用之p-n接面晶圓之n型層12之薄片電阻為1~20 Ω/□。因此，電流薄膜33之薄片電阻較好為10 mΩ/□~1000 mΩ/□之範圍內，進而，更好為50 mΩ/□至200 mΩ/□。電流薄膜33之薄片電阻依存於電流薄膜33之膜厚。若增加該膜厚則薄片電阻會變小，若減小該膜厚則薄片電阻會變大。
    如此，可將電流薄膜33之膜厚作為參數而控制電流薄膜33之薄片電阻。藉由設定電流薄膜33之薄片電阻為上述之範圍，可設定n極電極14a與開口部21間之電阻值及p極電極14b與開口部21間之電阻值之電阻值的差為10%左右。
    電流薄膜33之薄片電阻較小之情形下，電鍍電流大多流通於電流薄膜33。因此，流通於n極電極14a與p極電極14b之各個電鍍電流之差變小，電鍍率比變為近於1之值。電流薄膜33之薄片電阻較大之情形下，流通於n型層12之電鍍電流增加，流通於n極電極14a與p極電極14b之各個電鍍電流之差變大。因此，電鍍率比變為大於1之值。如此，藉由變換電流薄膜33之膜厚，可變化電鍍率比。因此，藉由設電流薄膜33之膜厚為適宜之值，可形成相互間無階差之p極凸塊51及n極凸塊52。
    作為對n極電極14a與開口部21間之電阻值、p極電極14b與開口部21間之電阻值賦與差之其他方法，亦可變化電流薄膜33及n型層12之連接電阻Rop。即使Rcf與R1相同之情形，只要Rop變大，n極電極14a與開口部21間之電阻值就變大。相反，若Rop變小，則n極電極14a與開口部21間之電阻值亦變小。另一方面，即使Rop變化，p極電極14b與開口部21間之電阻值仍不變。Rop係依存於開口部21及凹槽22之表面積，故藉由使該表面積變化，可變化n極電極14a與開口部21間之電阻值、及p極電極14b與開口部21間之電阻值之比。換而言之，藉由將開口部21之圖案尺寸設計成任意之大小，可控制電鍍率比(參照圖6)。圖6之開口部之面積比率係相對n型層12所形成之區域之面積，開口部21之表面積所占之比例。
    如上所述，開口部21之表面積較好為可利用電鍍形成相互間無階差之p極凸塊51及n極凸塊52之表面積。根據該構成，製造光半導體元件10時，可確實地形成相互間無階差之p極凸塊51及n極凸塊52。
    又。凹槽22之表面積較好為可利用電鍍形成相互間無階差之p極凸塊51及n極凸塊52之表面積。根據該構成，製造光半導體元件10時，可確實地形成相互間無階差之p極凸塊51及n極凸塊52。
    如上所述，藉由控制n極電極14a及p極電極14b中流通之電鍍電流，可使n極凸塊52及p極凸塊51之電鍍率比變化。然而，為了消除n型層12及p型層13之階差，要將n極凸塊52及p極凸塊51之上表面設為相同之高度，要求更精密之電鍍率比之控制。
    為更精密地控制電鍍率比，本申請案之一實施形態之光半導體元件之製造方法中，將電鍍電流之驅動波形作為脈衝波形。藉由使脈衝波形之脈衝週期變化，可控制電鍍率比。
    設n極電極14a及p極電極14b之上表面之階差為D，所期望之p極凸塊51之高度為H。設n極電極14a之電鍍率相對p極電極14b之電鍍率之比為電鍍率比R。此時，為將p極凸塊51及n極凸塊52之上表面形成為相同高度所需之電鍍率比R以下式表示。
    R=(H+D)/H電鍍率比之脈衝週期依存性，只要例如如圖4所示之圖般預先測定即可。使用預先測定之電鍍率比之脈衝週期依存性，在光半導體元件10之凸塊形成時選擇與所需之R相對應之電鍍電流之脈衝週期。藉由使用如此選定之脈衝週期而形成凸塊，可得到以相同高度形成p極凸塊51及n極凸塊52之上表面之光半導體元件10。
    藉由使電鍍電流之驅動波形為脈衝波形，除了可實現電鍍率比之精密控制以外，還可防止形成之凸塊成為所謂燒焦電鍍之異常之電鍍狀態。圖5顯示p極凸塊51及n極凸塊152。其顯示p極凸塊51表示正常形成之凸塊，n極凸塊152表示成為所謂燒焦電鍍之狀態之凸塊之例。燒焦電鍍係因長時間流通大電流之電鍍電流而形成之電鍍中易產生之異常。本實施形態之光半導體元件之製造方法中，於n極電極14a中流通有較p極電極14b更大之電流。於n極電極14a中流通有大電鍍電流之狀態中，將驅動波形作為直流波形之情形下，形成之凸塊有可能成為燒焦電鍍。藉由使電鍍電流之驅動波形為脈衝波形，可排除該可能性。 (3)脈衝週期
    本發明之一實施形態之光半導體元件之製造方法中，更好的是，電鍍電流之驅動波形為脈衝波形，脈衝週期為0.1秒至100秒之範圍。自圖4所示之電鍍率比之脈衝週期依存性可知，脈衝週期為0.1秒至100秒之範圍中電鍍率比顯現對脈衝週期較大之依存性。因此，藉由將電鍍電流之脈衝週期設定為0.1秒至100秒之範圍內，可得到所期望之電鍍率比。
    施加電鍍電流之後立即於n極電極14a及p極電極14b之表面形成電雙層。自電鍍電流之施加之後立即成為對電雙層充電電鍍電流(非法拉第電流)充電之過渡狀態，約30秒後電鍍電流之電流值收斂到特定值。藉由利用該電鍍狀態之過渡狀態，在本發明之一實施形態之光半導體元件之製造方法中控制電鍍率比。藉由使電鍍電流為脈衝波形，可反複利用電鍍電流之過渡狀態。因此，可確實地控制電鍍率比。 (4)工作週期比
    本發明之一實施形態之光半導體元件之製造方法，更好的是，脈衝週期之工作週期比為80%以上，或，脈衝週期之電鍍電流之停止時間為2秒以下。製造光半導體元件時，從產出效能之觀點來看，利用電鍍而形成凸塊所需之時間(作為電鍍時間)越短越好。基於縮短電鍍時間之觀點，較好為使用直流波形之電鍍(作為直流電鍍)，但不能控制電鍍率比。再者，有可能因電鍍電流穩定流通而導致燒焦電鍍。電鍍使用脈衝波形之電鍍電流，設定脈衝波形之工作週期比為80%以上，藉此，除可控制電鍍率比以外，還可將電鍍時間之增加相對直流電鍍之情形控制在20%以內。為提高產出，雖希望提高工作週期比，但設定近於100%之值會提高產生燒焦電鍍之可能性。工作週期比之上限值為小於100%之值，且，為可排除產生燒焦電鍍之可能性之值。
    又，藉由使脈衝波形之一週期之電鍍電流之停止時間為2秒以下，可控制電鍍率比而將產出之降低控制為最小限，且可防止燒焦電鍍之形成。電鍍電流之停止時間之下限值為大於0秒之值，且，為可排除產生燒焦電鍍之可能性之值。 (5)電鍍電流密度
    本發明之一實施形態之光半導體元件之製造方法，藉由使具有脈衝波形之電鍍電流之電流密度可變，而變化電鍍率比。換而言之，作為用以控制電鍍率比之參數，可使用電鍍電流之電流密度。
    可產生良好之電鍍之電流密度之範圍，係依存於電鍍所使用之電鍍液之種類，及以電鍍液之pH、溫度、有無攪拌為代表之電鍍液條件而變化。然而，藉由使電流密度變化，在控制電鍍平比之情形下，電流密度只要為滿足後述之臨界電流密度之下限值至上限值之範圍之範圍即可。換而言之，電流密度之範圍為臨界電流密度之下限值至上限值之範圍以內即可。
    臨界電流密度係指利用電鍍而產生覆蓋膜時，產生正常之覆蓋膜之電流密度的上限及下限。電鍍時之電流密度低於臨界電流密度之下限時會產生光澤電鍍，另一方面，高於臨界電流密度之上限時會產生燒焦電鍍(表面之變色、色斑)。光澤電鍍及燒焦電鍍均不佳故避免為好。
    藉由使電鍍時之電流密度大於臨界電密度之下限值，可於作為被電鍍面之n極電極14a及p極電極14b上正常地產生電鍍。又，藉由使電流密度小於臨界電密度之上限值，可防止被稱為燒焦電鍍之異常的電鍍狀態之產生。藉此，可形成正常形狀之p極凸塊51及n極凸塊52。又，藉由在臨界電流密度之下限值至上限值之範圍中設電流密度為適宜之值，可形成相互間無階差之p極凸塊51及n極凸塊52。 [實施例1]
    本發明之一實施形態之光半導體元件10之製造方法中，電鍍率比之脈衝週期依存性之測定結果顯示於圖4。光半導體元件10之製造方法係以圖2所示之製造方法為標準。經過圖2之(a)~(d)之步驟後，利用電鍍形成凸塊(參照圖2之(e))。其凸塊形成之時，使作為脈衝波形之電鍍電流之脈衝頻率在0.1秒至1000秒之範圍內變化，將n極凸塊52之厚度與p極凸塊51之厚度之比作為電鍍率比顯示於圖4。
    圖4中用空心圓表示實測值。波狀線係作為擬合實測值之結果而得到之曲線。將利用直流電鍍所得到的電鍍率比以實線圖示。
    自圖4之結果可知，在電鍍電流之脈衝週期為0.1秒至100秒之範圍內，電鍍率比會自約1.00至1.25之間大幅變化。因此，藉由自0.1秒至100秒之範圍中選擇電鍍電流之脈衝週期，可得到適宜之電鍍率比。
    為決定電鍍電流之脈衝週期，首先，根據n極電極14a與p極電極14b之階差、及欲形成之p極凸塊51之厚度決定必要之電鍍率比。其後，自圖4中讀取上述必要之電鍍率比相對應之脈衝週期即可。 [實施例2]
    本發明之一實施形態之光半導體元件10之製造方法中，將測定開口部21之面積比率與電鍍率比之關係之實驗結果顯示於圖6中。本實施例之電鍍條件如下。
    ．電鍍液：EEJA製非氰基型金電鍍液
    ．電鍍浴溫度：52℃
    ．電鍍電流密度：直流6 mA/cm2
    ．被電鍍物：光半導體元件製作用晶圓(6寸)
    上述條件下，使用無開口部21之晶圓(開口比率0%)及形成有開口部21之晶圓(開口比率6%)，進行電鍍。其結果，如圖6所示，得到開口部21之面積比率為0%(開口比率0%)之情形時電鍍率比為約1.00，開口部21之面積比率為6%(開口比率6%)之情形時電鍍率比為約1.30之結果。如此可知，藉由變化開口部21之面積比率，可控制電鍍率比。 [實施例3]
    本發明之一實施形態之光半導體元件10之製造方法中，將測定電鍍率比之電流密度依存性之結果顯示於圖7中。本實施例之電鍍條件如下。
    ．電鍍液：EEJA製非氰基型金電鍍液
    ．電鍍浴溫度：52℃
    ．脈衝週期：1秒
    ．工作週期比：80%
    ．被電鍍物：光半導體元件製作用晶圓(6寸)
    ．電鍍電流：在3.5 mA/cm2至11 mA/cm2之範圍內可變
    上述電鍍條件之臨界電流密度之範圍為2 mA/cm2至8 mA/cm2。使電鍍電流之電流密度在3.5 mA/cm2至11 mA/cm2之範圍內變化而進行電鍍。在超過臨界電流密度之範圍之條件下仍進行電鍍係為確認電流密度對所形成之凸塊的影響。實驗之結果，所得到之電鍍率比大約在1.45至1.10之範圍內變化，電鍍率比與電流密度之間存在明確之負相關關係(圖7)。又，可知在臨界電流密度之範圍內，藉由變化電鍍電流之電流密度，可得到期望之電鍍率比。 [實施例4]
    本發明之一實施形態之光半導體元件10之製造方法中，測定電流薄膜33之薄片電阻與電鍍率比之關係之實驗結果，顯示於圖8。本實施例之電鍍條件如下。
    ．電鍍液：EEJA製非氰基型金電鍍液
    ．電鍍浴溫度：50℃
    ．電鍍電流密度：直流6 mA/cm2
    ．被電鍍物：光半導體元件製作用晶圓(6寸)
    上述條件下，變化各種電流薄膜33之薄片電阻之值，測定電鍍率比。變化薄片電阻之值時，變化電流薄膜33之膜厚。實驗之結果，得到薄片電阻為10 mΩ/□以上之情形，薄片電阻越高電鍍率比更高之結果。即，發現薄片電阻與電鍍率比為正相關關係。如此，可知藉由變化電流薄膜33之薄片電阻，可控制電鍍率比。另，薄片電阻為200 mΩ/□以上之情形，導致n極產生燒焦電鍍之結果。 [實施形態2]
    參照圖9及圖10說明本發明之一實施形態之光半導體元件60。另，與實施形態1相同之構件附註相同之材料序號，省略其說明。 (光半導體元件60)
    光半導體元件60係實施形態1之光半導體元件10之變化例。光半導體元件10與光半導體元件60相比較之不同點在於光半導體元件60具有之n型層62(第1導電型半導體層)及光半導體元件10具有之n型層12之形狀(參照圖9)。光半導體元件60具有之n型層62於與保護膜15所具有之開口部21相對應之區域中不具有特別結構。即，在與開口部21相對應之區域中，n型層62之上表面為平面。
    n型層之形狀以外之構成，在光半導體元件10及光半導體元件60中共通。
    n極凸塊52之厚度較p極凸塊51之厚度更厚地形成，而消除n型層12及p型層13之上表面具有之階差。由於n極凸塊52及p極凸塊51之上表面形成為相同高度，故本發明之一實施形態之光半導體元件60可適宜地安裝倒裝片。 (光半導體元件60之製作方法)
    一面參照圖10一面說明光半導體元件60之製作方法。關於製作方法，光半導體元件60與光半導體元件10相同。
    自藍寶石基板11上堆積有n型層62及p型層13之p-n接面晶圓，保留p型層13之一部份而選擇性地蝕刻n型層62。於n型層62及p型層13之上表面上形成n極電極14a及p極電極14b，於n型層62之上表面之一部份上形成具有開口部21之保護膜15(參照圖10(a))。此時，n型層62不具有凹槽，n型層62之上表面為平面。
    然後，依序形成下層電流薄膜31及上層電流薄膜32，作為電流薄膜33(圖10之(b))。
    形成電流薄膜33後，依序進行以下步驟。塗佈光阻41(參照圖10之(c))。利用光微影法形成凸塊形成圖案42(圖10之(d))。藉由使用脈衝波形之驅動電流之電鍍而形成p極凸塊51及n極凸塊52(參照圖10之(e))。使用有機溶劑除去光阻41(參照圖10之(f))。將不需要之部份之電流薄膜33經蝕刻而除去(參照圖10之(g))。藉由以上步驟完成光半導體元件60。
    形成電流薄膜33之後，即使n型層62之上表面為平面，仍經由開口部21使電流薄膜33與n型層62接觸而導通。因此，自開口部21至n極電極14a之電流路徑為包含電流薄膜33與n型層62之並聯電路。另一方面，自開口部21至p極電極14b之電流路徑僅為電流薄膜33。
    因此，開口部21至n極電極14a之電阻值小於開口部21至p極電極14b之電阻值。因n極電極14a中流通有較p極電極14b更大之電鍍電流，故n極電極14a之電鍍率高於p極電極14b之電鍍率。
    電鍍之驅動波形使用脈衝波形，變化脈衝週期，藉此可控制n極電極14a之電鍍率與p極電極14b之電鍍率之電鍍率比。因此，光半導體元件60為不約束n極凸塊52及p極凸塊51之尺寸，可吸收半導體基板表面上之階差，且適於倒裝片安裝之光半導體元件。 (總結)
    本發明之一態樣之光半導體元件，為解決上述問題，其特徵為包含：第1半導體層，其包含第1導電型之半導體；第2半導體層，其包含第2導電型之半導體，且形成於上述第1半導體層之上表面的一部份；第1電極，其形成於上述第1半導體層之上表面的另一部份；第2電極，其形成於上述第2半導體層之上表面，且具有位於較上述第1電極之上表面更高之位置的上表面；第1連接電極，其形成於上述第1電極之上表面；第2連接電極，其形成於上述第2電極之上表面；及保護膜，其係覆蓋於上述第1半導體層之表面及上述第2半導體層之表面的絕緣性保護膜，且具有使上述第1半導體層之表面之一部份露出的開口部。
    本發明之一態樣之光半導體元件之製造方法，為解決上述問題，其特徵為包含：於光半導體基板之上表面的整面上，形成導電性之電流薄膜之步驟，該光半導體基板包含：基板；形成於該基板之上表面且包含第1導電型之半導體之第1半導體層；包含第2導電型之半導體，且形成於上述第1半導體層之上表面的一部份之第2半導體層；形成於上述第1半導體層之上表面的另一部份之第1電極；形成於上述第2半導體層之上表面，且具有位於較上述第1電極之上表面更高之位置的上表面之第2電極；及覆蓋於上述第1半導體層之表面及上述第2半導體層之表面的絕緣性保護膜，且具有使上述第1半導體層之表面之一部份露出的開口部之保護膜；及形成上述電流薄膜後，藉由電鍍上述光半導體基板而於上述第1電極之上表面形成第1連接電極，且於上述第2電極之上表面形成第2連接電極之步驟。
    根據上述構成，本發明之一態樣之光半導體元件中，保護膜覆蓋於第1半導體層之表面與第2半導體層之表面。又，保護膜具有使第1半導體層之表面之一部份露出之開口部。
    製造該構成之光半導體元件之時，藉由使用電鍍，而形成第1連接電極及第2連接電極。具體而言，於光半導體基板之上表面之整面上形成電流薄膜，隨後形成將第1及第2電極上開口之光阻圖案，然後於光半導體元件上施加電鍍電流。
    此處，第1電極與電流薄膜係直接導通。又，與第1電極導通之第1半導體層係通過保護膜之開口部而與電流薄膜導通。據此可知，自第1電極向電流薄膜及第1半導體層雙方流通有電鍍電流。
    另一方面，第2電極係與電流薄膜直接導通，但與第2電極導通之第2半導體層未與電流薄膜導通。因此，僅是自第2電極向電流薄膜流通有電鍍電流。
    如以上所述，電鍍光半導體基板時，流通之電鍍電流係第1電極側>第2電極側。其結果，藉由控制光半導體元件中流通之電鍍電流之參數，可形成吸收第1電極與第2電極之階差之相互間無階差之第1連接電極及第2連接電極。此時，只要控制電鍍電流之參數即可，故第1連接電極及第2連接電極之尺寸不受任何約束。
    因此，根據本發明之一態樣之光半導體元件之製造方法，可不使各連接電極之尺寸受到約束地形成適於倒裝片安裝之相互間無階差之第1連接電極及第2連接電極。又，根據本發明之一態樣之光半導體元件，可實現具有適於倒裝片安裝之相互間無階差之第1連接電極及第2連接電極之光半導體元件。
    又，本發明之一態樣之光半導體元件，進而，較好的是，上述開口部之表面積為可利用電鍍形成相互間無階差之第1連接電極及第2連接電極之表面積。
    根據上述之構成，在製造本發明之一態樣之光半導體元件時，可確實地形成相互間無階差之第1連接電極及第2連接電極。
    又，本發明之一態樣之光半導體元件，進而，較好的是，與上述第1半導體層之上述開口部對應之位置上形成有凹槽。
    根據上述之構成，藉由於凹槽處切分光半導體元件，可不於第1半導體層上產生缺陷地將光半導體元件分割成特定之大小。
    又，本發明之一態樣之光半導體元件，進而，較好的是，上述凹槽之表面積為可利用電鍍形成相互間無階差之上述第1連接電極及第2連接電極之表面積。
    根據上述構成，在製造本發明之一態樣之光半導體元件時，可確實地形成相互間無階差之第1連接電極及第2連接電極。
    又，本發明之一態樣之光半導體元件之製造方法，進而，較好的是，藉由流通脈衝波形之電鍍電流，而電鍍光半導體元件。
    根據上述構成，藉由控制電鍍電流之各種參數，可高效地控制第1電極之電鍍率與第2電極之電鍍率之比率。
    又，本發明之一態樣之光半導體元件之製造方法，進而，較好的是，上述脈衝波形之週期係在0.1~100秒之範圍內。
    根據上述之構成，可高效地控制第1電極之電鍍率與第2電極之電鍍率之比率。其理由如下。當於光半導體基板上施加電鍍電流時，電鍍液電阻之過渡性變化於30秒內收斂。因此，若脈衝波形在0.1~100秒之範圍內，則可得到脈衝波形可變之效果。
    又，本發明之一態樣之光半導體元件之製造方法，進而，較好的是，上述脈衝波形之工作週期比為80%以上。
    根據上述之構成，可高效地控制第1電極之電鍍率與第2電極之電鍍率之比率。
    又，本發明之一態樣之光半導體元件之製造方法，進而，較好的是，上述脈衝波形之每一週期之電流之停止時間為2秒以下。
    根據上述之構成，可高效地控制第1電極之電鍍率與第2電極之電鍍率之比率。
    又，本發明之一態樣之光半導體元件之製造方法，進而，較好的是，上述電流薄膜之薄片電阻在10~1000 mΩ/□之範圍內。
    根據上述之構成，電流薄膜之薄片電阻在10~1000 mΩ/□之範圍內。此處，光半導體基板之第1半導體層之薄片電阻係在1~20 mΩ/□之範圍內。因此，可使第1電極側中流通電鍍電流之路徑之合成電阻、與第2電極側中流通電鍍電流之路徑之合成電阻之差為第1電極側之該合成電阻之10%。其結果，可高效地控制第1電極之電鍍率與第2電極之電鍍率之比率。
    又，本發明之一態樣之光半導體元件之製造方法，進而，較好的是，利用上述脈衝波形之電鍍電流而實施電鍍之表面上該電鍍電流之電流密度，為滿足自臨界電流密度之下限值至上限值之範圍之範圍。
    根據上述之構成，可形成正常形狀之第1連接電極及第2連接電極。又，藉由在該範圍中使電流密度變化，可變化電鍍率比。因此，藉由設電流密度為適當之值，可形成相互間無階差之第1連接電極與第2連接電極。
    又，本發明之一態樣之光半導體元件之製造方法，進而，較好的是，根據形成上述電流薄膜之步驟中所形成之上述電流薄膜之膜厚，而決定形成上述連續電極之步驟中之上述第1電極與上述第2電極之電鍍率比。
    根據上述之構成，藉由變化電流薄膜之膜厚，可變化電鍍率比。因此，藉由設電流薄膜之膜厚為適當之值，可形成相互間無階差之第1連接電極與第2連接電極。
    又，本發明之一態樣之光半導體元件之製造方法，進而，較好的是，電鍍上述光半導體元件時，使用自金、銀、白金、銅、鈀、鎳、焊錫、及該等之合金中任意選擇之金屬。
    根據上述之構成，可製造歐姆特性更好且適於倒裝片安裝之具有第1連接電極及第2連接電極之光半導體元件。
    本發明不限定於上述之各實施形態者，在技術方案所示之範圍中可有各種變更，將不同之實施形態中分別揭示之技術手段適宜組合而得到之實施形態亦包含於本發明之技術範圍。 [產業上之可利用性]
    本發明作為發光二極體(LED)等之光半導體元件，可廣泛利用。又，亦可作為製造該種光半導體元件之方法利用。
    10‧‧‧光半導體元件
    11‧‧‧藍寶石基板(絕緣性透明基板)
    12‧‧‧n型層(第1導電型半導體層)
    13‧‧‧p型層(第2導電型半導體層)
    14a‧‧‧n極電極(第1電極)
    14b‧‧‧p極電極(第2電極)
    15‧‧‧保護膜
    21‧‧‧開口部
    22‧‧‧凹槽
    30‧‧‧陰極
    31‧‧‧下層電流薄膜
    32‧‧‧上層電流薄膜
    33‧‧‧電流薄膜
    41‧‧‧光阻
    42‧‧‧凸塊形成圖案
    51‧‧‧p極凸塊(第2連接電極)
    52‧‧‧n極凸塊(第1連接電極)
    60‧‧‧光半導體元件
    62‧‧‧n型層(第1導電型半導體層)
    80‧‧‧陽極
    81‧‧‧陽極板
    152‧‧‧n極凸塊
    圖1係顯示本發明之一實施形態之光半導體元件之簡略剖面圖。
    圖2(a)~(g)係顯示本發明之一實施形態之光半導體元件之製造方法之簡略剖面圖。
    圖3係顯示本發明之一實施形態之光半導體元件之製造方法中，利用電鍍形成凸塊時之電鍍電流電路之等價電路之圖。且Rcf表示電流薄膜之電阻值，R1表示第1導電型半導體層之電阻值，Rop表示開口部之電流薄膜與第1導電型半導體層之連接電阻，且Rbath表示電鍍液之電阻值。
    圖4係顯示n極之電鍍率與p極之電鍍率之比之脈衝週期依存性之圖。空心圓係顯示實測值。波狀線係作為擬合實測值之結果得到的曲線。實線係顯示使用直流之電鍍電流之情形所得到的電鍍率比。
    圖5係顯示利用直流電鍍所形成之凸塊之形狀的剖面圖。
    圖6係顯示本發明之一實施形態之電鍍率比之開口部之面積比依存性之圖。
    圖7係顯示本發明之一實施形態之電鍍率比之電流密度依存性之圖。
    圖8係顯示本發明之一實施形態之測定電流薄膜33之薄片電阻與電鍍率比之關係之實驗結果之圖。
    圖9係顯示本發明之一實施形態之光半導體元件之簡略剖面圖。
    圖10(a)~(g)係顯示本發明之另一實施形態之光半導體元件之製作方法之簡略剖面圖。
    10‧‧‧光半導體元件
    11‧‧‧藍寶石基板
    12‧‧‧n型層
    13‧‧‧p型層
    14a‧‧‧n極電極
    14b‧‧‧p極電極
    15‧‧‧保護膜
    21‧‧‧開口部
    22‧‧‧凹槽
    31‧‧‧下層電流薄膜
    32‧‧‧上層電流薄膜
    33‧‧‧電流薄膜
    51‧‧‧p極凸塊
    52‧‧‧n極凸塊
    权利要求:
    Claims (13)
    [1] 一種光半導體元件，其特徵為包含：第1半導體層，其包含第1導電型之半導體；第2半導體層，其包含第2導電型之半導體，且形成於上述第1半導體層之上表面的一部份；第1電極，其形成於上述第1半導體層之上表面的另一部份；第2電極，其形成於上述第2半導體層之上表面，且具有位於較上述第1電極之上表面更高之位置的上表面；第1連接電極，其形成於上述第1電極之上表面；第2連接電極，其形成於上述第2電極之上表面；及保護膜，其係覆蓋於上述第1半導體層之表面及上述第2半導體層之表面的絕緣性保護膜，且具有使上述第1半導體層之表面之一部份露出的開口部。
    [2] 如請求項1之光半導體元件，其中上述開口部之表面積為可利用電鍍而形成相互間無階差之上述第1連接電極及第2連接電極之表面積。
    [3] 如請求項1之光半導體元件，其中於與上述第1半導體層之上述開口部對應的位置上形成有凹槽。
    [4] 如請求項3之光半導體元件，其中上述凹槽之表面積為可利用電鍍而形成相互間無階差之上述第1連接電極及第2連接電極之表面積。
    [5] 一種光半導體元件之製造方法，其特徵為包含：於光半導體基板之上表面的整面上，形成導電性之電流薄膜之步驟，該光半導體基板包含：基板；形成於該基板之上表面且包含第1導電型之半導體之第1半導體層；包含第2導電型之半導體，且形成於上述第1半導體層之上表面的一部份之第2半導體層；形成於上述第1半導體層之上表面的另一部份之第1電極；形成於上述第2半導體層之上表面，且具有位於較上述第1電極之上表面更高之位置的上表面之第2電極；及覆蓋於上述第1半導體層之表面及上述第2半導體層之表面的絕緣性保護膜，且具有使上述第1半導體層之表面之一部份露出的開口部之保護膜；及形成上述電流薄膜後，藉由電鍍上述光半導體基板而於上述第1電極之上表面形成第1連接電極，且於上述第2電極之上表面形成第2連接電極之步驟。
    [6] 如請求項5之光半導體元件之製造方法，其中藉由流通脈衝波形之電鍍電流，而電鍍光半導體元件。
    [7] 如請求項6之光半導體元件之製造方法，其中上述脈衝波形之週期為0.1~100秒之範圍內。
    [8] 如請求項6之光半導體元件之製造方法，其中上述脈衝波形之工作週期比為80%以上。
    [9] 如請求項6之光半導體元件之製造方法，其中上述脈衝波形之每一週期之電流之停止時間為2秒以下。
    [10] 如請求項6之光半導體元件之製造方法，其中上述電流薄膜之薄片電阻為10~1000 mΩ/□之範圍內。
    [11] 如請求項6之光半導體元件之製造方法，其中利用上述脈衝波形之電鍍電流而電鍍之表面之該電鍍電流之電流密度，為滿足自臨界電流密度之下限值至上限值之範圍之範圍。
    [12] 如請求項5之光半導體元件之製造方法，其中根據形成上述電流薄膜之步驟中形成之上述電流薄膜之膜厚，決定形成上述連接電極之步驟中之上述第1電極與上述第2電極之電鍍率比。
    [13] 如請求項5之光半導體元件之製造方法，其中在電鍍上述光半導體元件時，使用自金、銀、白金、銅、鈀、鎳、焊錫、及該等之合金中任意選擇之金屬。
    类似技术:
    公开号 | 公开日 | 专利标题
    US8604491B2|2013-12-10|Wafer level photonic device die structure and method of making the same
    TWI397193B|2013-05-21|Light emitting diode chip element with heat dissipation substrate and method for making the same
    JP2006245379A|2006-09-14|半導体発光素子
    CN105870271A|2016-08-17|包含窗口层和导光结构的半导体发光器件
    CN100394623C|2008-06-11|光二极管的封装基座结构及其制作方法
    JP2005019653A|2005-01-20|半導体発光素子および発光装置
    TWI667813B|2019-08-01|氮化物半導體晶圓及其製造方法、及氮化物半導體紫外線發光元件及裝置
    TWI459595B|2014-11-01|光半導體元件及光半導體元件之製造方法
    CN1998094A|2007-07-11|半导体发光二极管上的反射层的制造
    TW201332145A|2013-08-01|光電裝置及其製作方法
    CN106159054A|2016-11-23|发光二极管
    JP6546660B2|2019-07-17|窒化物半導体発光素子用の基台及びその製造方法
    US7432117B2|2008-10-07|Light-emitting diode and manufacturing method thereof
    KR20120030430A|2012-03-28|발광 반도체 디바이스 및 제조방법
    US8823038B2|2014-09-02|Semiconductor light-emitting structure
    CN104795481B|2017-10-17|发光二极管及其制作方法
    TWI542040B|2016-07-11|光學裝置封裝件及其製造方法
    TWI569471B|2017-02-01|半導體發光結構及其製造方法
    CN102856458B|2015-05-06|光半导体元件以及光半导体元件的制造方法
    US9865777B2|2018-01-09|Semicondcutor light-emitting device and fabricating method thereof
    CN104752594B|2017-11-10|一种用于ac‑led芯片结构倒装焊金属层的制作方法
    CN205428984U|2016-08-03|一种垂直紫外led芯片
    TW201724536A|2017-07-01|太陽能電池及其製造方法
    TWI234301B|2005-06-11|Manufacturing process of light-emitting diode
    KR20130133375A|2013-12-09|백라이트 유닛에 적합한 수직형 발광 다이오드 소자 및 제조 방법
    同族专利:
    公开号 | 公开日
    JP2013033893A|2013-02-14|
    KR20130007411A|2013-01-18|
    JP5394461B2|2014-01-22|
    KR101254460B1|2013-04-12|
    TWI459595B|2014-11-01|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    JP2581299B2|1990-10-19|1997-02-12|日本電気株式会社|バンプ電極を有する半導体装置の製造方法|
    JP3116534B2|1992-04-09|2000-12-11|富士電機株式会社|集積回路装置のフリップチップ製造方法|
    WO1998034285A1|1997-01-31|1998-08-06|Matsushita Electronics Corporation|Element electroluminescent, dispositif electroluminescent a semiconducteur, et leur procede de production|
    JPH1197391A|1997-09-16|1999-04-09|Ebara Corp|半導体ウエハー配線電解メッキ方法|
    JP3795007B2|2002-11-27|2006-07-12|松下電器産業株式会社|半導体発光素子及びその製造方法|
    JP2005338696A|2004-05-31|2005-12-08|Nec Corp|光部品及びその製造方法|
    DE112005003841B4|2004-12-14|2016-03-03|Seoul Viosys Co., Ltd.|Licht emittierendes Bauelement mit einer Mehrzahl Licht emittierender Zellen|
    JP2008262953A|2007-04-10|2008-10-30|Sharp Corp|半導体装置の製造方法|
    JP5426124B2|2008-08-28|2014-02-26|株式会社東芝|半導体発光装置の製造方法及び半導体発光装置|
    JP4799606B2|2008-12-08|2011-10-26|株式会社東芝|光半導体装置及び光半導体装置の製造方法|JP6229406B2|2013-09-27|2017-11-15|日亜化学工業株式会社|半導体発光素子及びその製造方法|
    WO2016157518A1|2015-04-03|2016-10-06|創光科学株式会社|窒化物半導体紫外線発光素子及び窒化物半導体紫外線発光装置|
    JP6970346B2|2018-09-25|2021-11-24|日亜化学工業株式会社|半導体装置の製造方法|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    JP2011143561||2011-06-28||
    JP2011208041A|JP5394461B2|2011-06-28|2011-09-22|光半導体素子の製造方法|
    [返回顶部]